RISC-V CPU IP解决方案

芯来 Core Gen
期望频率（MHZ）
使用工艺
生成方式
CPU类型
双发射支持
PMP支持
PMP个数
TEE支持
乘法器选择
除法器选择
B扩展
浮点
DSP
ILM
接口：
ILM大小位宽
DLM
接口：
DLM大小位宽(e.g. 8) [13-31]
外部访问ILM/DLM
ICache
DCache
Device区域
Non-Cacheable区域
ECC
专用外设总线
快速外设总线
中断个数
自定义指令接口
双核锁步
安全特性
合作伙伴（排名不分先后）

RISC-V基金会

上海集成电路行业协会

中国RISC-V产业联盟

中国开放指令生（RISC-V）态联盟

国家集成电路式设计深圳产业化基地

湖北半导体协会

北京半导体协会

上海开放处理器产业创新中心

武汉光电工业技术研究院

晶晨半导体

芯原微电子

劳特巴赫

腾讯 TencentOS Tiny

PlatformIO

SEGGER

沐创集成电路

欧冶半导体

灿芯半导体

创芯慧联

格见构知

OpenHarmony

TASKING

QUINTAURIS

智芯科

exide

HighTec

加特兰

二进制

芯华章

矽力杰

MachineWare

芯芒

上海瓶钵信息科技有限公司

小米科技

经纬恒润

西门子EDA

裕太微电子

琪埔维半导体

西南集成

道生物联

地芯引力

启英泰伦

知存科技

飞思灵微电子

方寸微电子

芯昇科技

兆易创新

翱捷科技

安路科技

启迪之星创投

微纳研究院

RT-Thread

开放智能

IAR

华中科技大学

上海交通大学

武汉大学

湖北工业大学

联系我们

 

邮箱

contact@nucleisys.com

 

留言咨询

市场销售 大学计划

 

关注我们

想了解我们
请关注"芯来科技"
想获取RISC-V处理器专业知识
请关注"硅农亚历山大"
 

公司地址

上海：上海市浦东新区张江路505号展想中心8楼 武汉：武汉市洪山区木香路2号高新楼9楼 北京：北京市海淀区丰豪东路9号北京集成电路设计园 芯学院

版权所有©2018-2026 Nuclei System Technology（或其附属公司）
鄂ICP备18019458号-1