RISC-V CPU IP解决方案

NI900
AI处理器
NI900基于900系列处理器，针对“AI应用”进行了多项特性优化。
  • 基础标量处理器：
    可以配置为900系列的RV32或RV64的任何一款N900、U900、NX900、UX900。
  • RVV1.0 VPU：
    可配置基于RISC-V V Extension（RVV1.0 Vector指令集）的VPU单元，VPU的VLEN可配置为512b或者1024b。
    • 可配Per-Core-VPU：
      NI900支持Cluster内的每个Core均可以配置VPU。
    • 可配多核共享Shared-VPU：
      NI900也可支持Cluster内的多个Core共享一份VPU单元。
  • NPU加速器：
    可通过NI900的 IOCP（IO Coherent Port） 与处理器紧耦合，实现对 CPU 内部 Cache 的一致性。
  • 用户自定义指令扩展接口：
    用户可以使用Nuclei的 NICE 硬件扩展接口，增加自己自定义的指令，包括 Scalar 或 Vector 指令。
RISC-V Vector指令标准概述
  • 目前RISC-V定义了Vector扩展
    • V扩展，有单独的V寄存器和Ld/St指令，并行计算长度可变，适合高并行度计算场景
  • SIMD相对SISD而言，单指令多数据
  • 由图像，信号处理等应用催生
  • 一般通过加大寄存器的位宽来应对并行数据
RISC-V Vector1.0 标准
  • 矢量扩展被称之为RV指令集标准最重要的一组扩展，2015年发起，2021年正式生成标准。
  • RVV 1.0 支持的数据类型广泛，运算类型丰富且可动态扩展，同一套指令可无修改适配各种微架构实现。
  • RISC-V GCC 从10.2 版本已经支持RVV1.0指令，目前GCC13 对应的intrinsic API接口已经升级到最新v0.12版本，
    且已部分支持自动向量化;预计GCC14正式发布后，GCC的自动向量化应该会完备。
  • RISC-V CLANG17 版本也已支持最新v0.12版本intrinsic APl, 支持自动向量化。
  • RISC-V Linux 5.18 版本开始支持RVV,其它各种计算库及应用中间件都快速支持了RVV1.0。
  • 有了RVV1.0标准和软件生态的完备，为应对AI算力的需求，需要RISC-V CPU 在微架构设计上做更多有针对性的设计。
NI900的VPU的带来的性能提升
联系我们
合作伙伴（排名不分先后）

RISC-V基金会

上海集成电路行业协会

中国RISC-V产业联盟

中国开放指令生（RISC-V）态联盟

国家集成电路式设计深圳产业化基地

湖北半导体协会

北京半导体协会

上海开放处理器产业创新中心

武汉光电工业技术研究院

晶晨半导体

芯原微电子

劳特巴赫

腾讯 TencentOS Tiny

PlatformIO

SEGGER

沐创集成电路

欧冶半导体

灿芯半导体

创芯慧联

格见构知

OpenHarmony

TASKING

QUINTAURIS

智芯科

exide

HighTec

加特兰

二进制

芯华章

矽力杰

MachineWare

芯芒

上海瓶钵信息科技有限公司

小米科技

经纬恒润

西门子EDA

裕太微电子

琪埔维半导体

西南集成

道生物联

地芯引力

启英泰伦

知存科技

飞思灵微电子

方寸微电子

芯昇科技

兆易创新

翱捷科技

安路科技

启迪之星创投

微纳研究院

RT-Thread

开放智能

IAR

华中科技大学

上海交通大学

武汉大学

湖北工业大学

联系我们

 

邮箱

contact@nucleisys.com

 

留言咨询

市场销售 大学计划

 

关注我们

想了解我们
请关注"芯来科技"
想获取RISC-V处理器专业知识
请关注"硅农亚历山大"
 

公司地址

上海：上海市浦东新区张江路505号展想中心8楼 武汉：武汉市洪山区木香路2号高新楼9楼 北京：北京市海淀区丰豪东路9号北京集成电路设计园 芯学院

版权所有©2018-2026 Nuclei System Technology（或其附属公司）
鄂ICP备18019458号-1