PCIe
核心功能
PCIe Ctrl是一个高性能PCIE4.0控制器，它可以支持PCIE1.0/2.0/3.0/4.0协议，且支持速度是2.5G/5G/8G/16G。PCIe Ctrl支持双模式(ROOT模式或端点模式)。PCIe Ctrl’s接口与PHY是PIPE4.0接口且PCIe Ctrl’s接口与应用层是AXI4.0接口，且它也有一个APB总线用于寄存器访问。通道数量是可配置的，它可以支持X1、X2、X4通道。
  • 支持 PCIE 1.0/2.0/3.0/4.0
  • 支持 PCIE PHY的接口采用标准的 PIPE 4.0 接口
  • 支持 应用层的接口采用标准的AXI 4.0接口，采用一个AXI master接口和一个AXI slave 接口用作数据传输接口。同时采用APB的接口作为寄存器配置接口
  • 可以配置支持的lane 的数目，支持X1，X2，X4
  • 支持dual mode, 也就是支持作为EP或者作为RC模式
  • AXI 的data width可以选择32，64，128bit
  • 支持AXI的clock 频率和PCIE core 的频率是异步
  • 支持 PCIE 3.0/4.0的 equalization 协商功能
  • 内置 ATU (address translate unit), 作为PCIE 地址域和应用层地址域的地址转换
  • 支持PCIE的 AER （advanced error report）功能
  • 支持PCIE的 resize bar 功能
  • 支持PCIE的LTR 功能
  • 支持通道翻转（lane reverse） 和 lane broken repair 的功能，也就是说发现有通道坏了，可以自动切换到2lane或者1lane的模式
  • 支持INTX的MSI的中断模式
  • 支持PM （l0s, L1,L2）
  • 支持 CLKREQ#的功能，在某些low power的时候可以关断PLL，节省功耗
联系我们
合作伙伴（排名不分先后）

RISC-V基金会

上海集成电路行业协会

中国RISC-V产业联盟

中国开放指令生（RISC-V）态联盟

国家集成电路式设计深圳产业化基地

湖北半导体协会

北京半导体协会

上海开放处理器产业创新中心

武汉光电工业技术研究院

晶晨半导体

芯原微电子

劳特巴赫

腾讯 TencentOS Tiny

PlatformIO

SEGGER

沐创集成电路

欧冶半导体

灿芯半导体

创芯慧联

格见构知

OpenHarmony

TASKING

QUINTAURIS

智芯科

exide

HighTec

加特兰

二进制

芯华章

矽力杰

MachineWare

芯芒

上海瓶钵信息科技有限公司

小米科技

经纬恒润

西门子EDA

裕太微电子

琪埔维半导体

西南集成

道生物联

地芯引力

启英泰伦

知存科技

飞思灵微电子

方寸微电子

芯昇科技

兆易创新

翱捷科技

安路科技

启迪之星创投

微纳研究院

RT-Thread

开放智能

IAR

华中科技大学

上海交通大学

武汉大学

湖北工业大学

联系我们

 

邮箱

contact@nucleisys.com

 

留言咨询

市场销售 大学计划

 

关注我们

想了解我们
请关注"芯来科技"
想获取RISC-V处理器专业知识
请关注"硅农亚历山大"
 

公司地址

上海：上海市浦东新区张江路505号展想中心8楼 武汉：武汉市洪山区木香路2号高新楼9楼 北京：北京市海淀区丰豪东路9号北京集成电路设计园 芯学院

版权所有©2018-2026 Nuclei System Technology（或其附属公司）
鄂ICP备18019458号-1